Labels (p.diffast-langs-verilog-parsing.0.4.doc.diffast-langs-verilog-parsing.Verilog

Sourcetype wirespec =

Sourceval wirespec_to_string : wirespec -> string

Sourceval wirespec_to_rep : wirespec -> string

Sourcetype gate =

Sourceval gate_to_string : gate -> string

Sourceval gate_to_rep : gate -> string

Sourcemodule OverloadOperator : sig ... end

Sourcemodule AssignmentOperator : sig ... end

Sourcemodule IncOrDecOperator : sig ... end

Sourcemodule UnaryOperator : sig ... end

Sourcemodule BinaryOperator : sig ... end

Sourcemodule TimingCheck : sig ... end

Sourcemodule SystemTask : sig ... end

Sourcemodule Qualifier : sig ... end

Sourcemodule NetType : sig ... end

Sourcemodule PortDirection : sig ... end

Sourcemodule Gate : sig ... end

Sourcemodule DataType : sig ... end

Sourcemodule Expression : sig ... end

Sourcemodule EventExpression : sig ... end

Sourcemodule PropertyExpression : sig ... end

Sourcemodule SequenceExpression : sig ... end

Sourcemodule JoinSpec : sig ... end

Sourcemodule Statement : sig ... end

Sourcemodule CompilerDirective : sig ... end

Sourcemodule Strength : sig ... end

Sourcemodule SimpleImmediateAssertion : sig ... end

Sourcemodule DeferredImmediateAssertion : sig ... end

Sourcemodule ConcurrentAssertion : sig ... end

Sourcemodule ModuleSpec : sig ... end

Sourcemodule AlwaysSpec : sig ... end

Sourcemodule BinsSpec : sig ... end